Laporan BAB 8 Rangkaian Aritmatika (subtraktor)

RANGKAIAN ARITMATIKA (SUBTRAKTOR)

Half Subtraktor adalah suatu rangkaian yang dapat digunakan untuk melakukan operasi pengurangan data data bilangan biner hingga 1 bit saja. Half Subtraktor memiliki 2 terminal input untuk 2 variabel bilangan biner dan 2 bilangan output, yaitu SUMMARY OUTPUT (SUM) clan BORROW OUTPUT (BORROW)
Full Subtraktor digunakan untuk melakukan operasi pengurangan bilangan biner yang lebih dari 1 bit. Dengan 3 terminal input yang dimilikinya, yaitu terminal terminal BORROW input, maka rangkaian ini mampu melakukan operasi pengurangan logika dengan 8 variasi keadaan dari input inputnya.

Alat dan bahan

Digital Trainer Kit

Tolls kit

IC TIL

Kabel jumper secukupnya

Rangkaian Percobaan

1. Half Subtraktor

Rangkaian Percobaan Half Subtraktor

Skema Percobaan Half Subtraktor

Tabel Percobaan Half Subtraktor

2. Full Subtraktor

Rangkaian Percobaan Full Subtraktor

Skema Percobaan Full Subtraktor

Tabel Percobaan Full Subtraktor

Laporan Bab 7 RANGKAIAN ARITMATIKA (ADDER)

RANGKAIAN ARITMATIKA (ADDER)

HALF ADDER
HALF ADDER adalah suatu rangkaian penjumlahan system bilangan biner yang paling sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1 bit, saja. Rangkaian Half Adder memiliki 2 terminal input untuk 2 variabel bilangan biller clan 2 terminal output, yaitu SUMMARY OUT (SUM) dan CARRY OUT(CARRY).
Pada prisipnya suatu rangkaian Half Adder dapat digambarkan sebagai berikut:

Skema Gerbang Hafl Adder

FULL ADDER
FULL ADDER dapat digunakan untuk menjumlahkan bilangan bilangan biner yang lebih dari 1 bit. Penjumlahan bilangan bilangan biner sama halnya dengan penjumlahan bilangan decimal dimana hasil penjumlahan terbagi menjadi 2 bagian , yaitu SUMMARY (SUM) clan CARRY, apabila hasil penjumlahan pada suatu tingkat atau kolom melebihi nilai maksimum maka output CARRY akan berada pada keadaan logika 1.
Gambar skema full adder.

Skema Gerbang Full Adder

PERCOBAAN

Alat yang digunakan

Digital Trainer NX-4 Plus

IC 74LS86

IC 74LS32

IC 74LS04

IC 74LS08

Kabel Jumper

Rangkaian perobaan

a. Half Adder

Skema gerbang percobaan Half Adder

Skema pengkabelan percobaan Half Adder

Table kebenaran percobaan Half Adderb

b.Full Adder

Skema gerbang percobaan full Adder

Skema pengkabelan percobaan Full Adder

Table kebenaran percobaan Full Adder

TUGAS

1. Menentukan Nilai Half Adder

2. Menentukan nilai Full Adder

Laporan bab 3 Gerbang Pembangun Universal

Ini laporan ngeposting lewat blog yang ke 3 kalinya. Saya masih tetap semangat untuk ngerjain tugas, entah nilainya berapa yang penting ngumpulin tepat waktu!hehehe

Aku nggak suka kalo mesti nunda nunda pekerjaan, soalnya ntar kita sendiri yang bakal repot apalagi mesti begadang buat ngerjain tugas!

bener nggak??????

Langsung ja ya ke laporan yang ke 3…..

GERBANG PEMBANGUN UNIVERSAL

Gerbang NAND mempunyai dua atau lebih sinyal input, serta satu buah sinyal keluaran. Keluaran NAND gate akan bernilai 1, apabila satu atau lebih dari sinyal input berlogik 0,dan keluaran NAND gate akan bernilai 0 apabila semua sinyal inputnya berada pada logik 1. Gerbang NAND dapat digunakan untuk membangun gerbang-gerbang dasar yang lain sehingga disebut sebagai gerbang pembangun universal.

Rangkaian Percobaan

1. Rangkaian Percobaan Gerbang AND

Diagram Logika gerbang AND

Skema penkabelan gerbang AND

Rangkaian percobaan Gerbang AND

Tabel kebenaran Gerbang AND

Penjelasan :

Keluaran gerbang AND akan berlogika 1 jika semua masukkannya 1. notasi Boole untuk gerbang AND adalah tanda .(kali). A yang di AND kan dengan B dinotasikan A.B.

2. Rangkaian Percobaan Gerbang OR

Diagram Logika gerbang OR

Skema penkabelan gerbang OR

Rangkaian percobaan Gerbang OR

Tabel Gerbang kebenaran Gerbang OR

Penjelasan :

Keluaran gerbang OR akan berlogika 1 jika semua masukkannya 1. notasi Boole untuk gerbang OR adalah tanda + (plus). A yang di OR kan dengan B dinotasikan A+B.

3. Rangkaian Percobaan Gerbang NOR

Diagram Logika gerbang NOR

Rangkaian percobaan Gerbang NOR

Tabel Gerbang kebenaran Gerbang NOR

Penjelasan :

Gerbang NOR (NOT OR) merupakan gabungan dari gerbang OR dan NOT . keluaran gerbang ini berkebalikan dari keluaran gerbang OR. Gerbang NOR dapat dibentuk dengan menambahkan gerbang NOT dibagian keluaran gerbang OR. Tanda lingkaran kecil dikeluaran gerbang NOR menandakan bahwa telah digabungkan gerbang NOT dan gerbang aslinya.

Notasi Boole untuk gerbang NOR adalah tanda + diikuti dengan pemberian garis diatasnya. A yang di NOR kan dengan B dinotasikan A+B.

4. Rangkaian Percobaan Gerbang EX-OR

Diagram Logika gerbang EX-OR

Skema penkabelan gerbang EX-OR

Rangkaian percobaan Gerbang EX-OR

Tabel Gerbang kebenaran Gerbang EX-OR

Penjelasan :

Gerbang EX-OR atau x-OR mempunyai ciri khusus yaitu keluaran gerbang ini akan berlogika 1 jika logika masukan gerbang ini berbeda dan berlogika 0 jika logika masukan gerbang ini sama. Notasi Boole untuk gerbang EX-OR adalah tanda

+ ..A yang di-EX-OR-kan dengan B dinotasikan A+ B. Gerbang EX-OR dapat dibentuk dari beberapa gerbang dasar,yaitu dua buah gerbang NOT,dua buah gerbang AND dan satu gerbang OR.

TUGAS

5. Rangkaian Percobaan Gerbang EX-NOR

Diagram Logika gerbang EX-NOR

Skema penkabelan gerbang EX-NOR

Rangkaian percobaan Gerbang EX-NOR

Tabel Gerbang kebenaran Gerbang EX-NOR

Penjelasan :

Gerbang EX-NOR atau X-OR merupakan gabungan dari gerbang EX-OR yang keluarannya diNOT kan sehingga keluaran gerbang ini berkebalikan dengan kelu7aran gerbang EX-OR. Keluaran gerbang ini akan berlogka 1 jika logika masukan gerbang ini sama dan berlogika 0 jika logika masukan gerbang ini berbeda. Notasi Boole untuk gerbang EX-NOR adalah tanda + diikuti dengan pemberian garis diatasnya. A yang diEX-NOR kan dengan B dinota sikan A + B, . Gerbang EX-NOR dapat dibentuk dari beberapa gerbang dasar,yaitu dua buah gerbang NOT,dua buah gerbang AND dan satu gerbang OR.

laporan BAB 6 PENCACAH

PENCACAH

Dalam laporan ini, kami akan membahas beberapa hal mengenai pencacah beserta gambar rangkaiannya.
Pencacah merupakan rangkaian-rangkaian logika pengurut yang mempunyai karakteristik penting, yaitu:
1.jumlah hitungan maksimum (modulus pencacah),
2.menghitung ke atas atau ke bawah,
3.operasi asikron atau sinkron dan
4.bergerak bebas atau berhenti sendiri.

Untuk menyusun rangkaian pencacah, kita dapat menggunakan flip-flop. Pencacah sendiri biasanya digunakan untuk:
1.menghitung banyaknya detak pulsa dalam waktu yang tersedia (pengukuran frekwensi),
2.membagi frekwensi,
3.menyimpan data dan
4.dapat digunakan dalam pengurutan alamat dalam beberapa rangkaian aritmatika.

Counter pada umumnya menggunakan IC TTL dengan tipe SN 7454 atau SN 7474. Namun dalam percobaan ini akan digunakan IC7476 dan membahas tentang pencacah 2 bit, 3 bit dan 4 bit.

Alat dan bahan :

• Digital Trainer Kit

• Tolls kit

• IC TIL counter (7490)

• Kabel jumper secukupnya

Langkah-langkah praktikum :
1)Buat rangkaian percobaan saperti dibawah.
2)Hubungkan output flip-flop A (pin 12) dengan input flip-flop (pin 1) dan input clock flip-flop A dihubungkan dengan LOGIC SWITCH dari digital trainer.
3)Pin 2,3 dan 6,7 keduanya dihubungkan dengan saklar pada LOGIC SWITCH yang akan memberikan kondisi 0 dan 1. Pada saat mulai mencacah CLEAR dan RESET = 0, sedangkan bila pada saat RESET, CLEAR, dan RESET = 1.
4)Hubungkan output-output flip-flop A, B, C, dan D dengan LOGIC MONITOR yang tersedia pada digital trainer.
5)Setelah itu input RESET diberi logika 0 dengan menggunakan LOGIC SWITCH sehingga siap untuk mulai mencacah.

Diagram percobaan

Rangkaian percobaan

Table percobaan

Laporan BAB 5 FLIP FLOP

FLIP-FLOP
LAPORAN
Flip-flop adalah suatu rangkaian yang terdiri dari dua elemen aktif (transistor) yang kerjanya saling bergantian. Flip-flop merupakan sel biner yang mampu menyimpan data satu bit, sehingga sel ini dinamakan pula memori satu bit. Ciri-ciri yang paling menojol dari flip-flop adalah memiliki dua output, yaitu satu untuk output dari data yang disimpan dan yang satunya lagi merupakan komplemen lainnya. Berbagai macam flip-flop yang dapat ditemukan dalam bidang teknik digital diantaranya adalah flip-flop Set-Riset, flip-flop JK ,flip-flop JK Slave-Master, flip-flop D.
Flip-flop Set –Riset
Sesuai dengan namanya, flip-flop Set-Riset atau disingkat dengan S-R yang merupakan memori yang dapat melakukan penyimpanan data dengan cara memberi sinyal pada input S dan R.
1.RS flip flop dari gerbang NAND

Gambar rangkaian RS Flip Flop dengan NAND

Tabel RS Flip Flop dengan NAND

2. RS flip flop dengan clock
Halaman 23 no 3
A.

Gambar rangkaian flip flop dengan clock

Tabel rangkaian flip flop dengan clock

B.

Gambar rangkaian flip flop dengan clock

Tabel rangkaian flip flop dengan clock

TUGAS

Filp-flop J-K

Kelemahan dari Flip-flop Set –Riset adalah munculnya output yang tidak dapat didefinisikan ketika input S dan R tinggi untuk jenis NOR dan rendah untuk jenis AND. Untuk menanggulangi keadaan tersebut, maka dikembangkan. menjadi flip-flop J-K yang dibangun untuk mengantisipasi keadaan terlarang pada Flip-flop Set –Riset.

MASTER SLAVE JK FLIP FLOP

Sebuah master slave JK Flip Flop di bentuk dari dua buah SR Flip Flop, dimana operasi dari kedua SR Flip Flop tersebut dilakukan secara bergantian, dengan memberi input Clock yang berlawanan pada ke dua SR Flip Flop tersebut. Prinsip dasar dari Master Slave JK adalah: jika Clock diberi input “1”, gerbang AND 1 dan 2 akan aktif, SR Flip Flop ke 1 akan menerima data yang di masukkan melalui input Jdan K, semantara gerbang AND 3 dan 4 tidak aktif, sehingga SR Flip Flop ke 2 tidak ada respon. Sebaliknya jika Clock dari input 0, gerbang 3 dan 4 aktif, slave akan mengeluarkan output di Q dan Q’, sementara master tidak merespon input, karena gerbang AND 1 dan 2 tidak aktif.

Halaman 25 no 5

Rangkaian Master Slave

Tabel Master Slave

Flip-flop - D

Selain Flip-flop Set –Riset dan flip-flop J-K ada pula Flip-flop D. sesuai dengan namanya, input flip-flop ini adalah D. flip-flop ini dibangun dengan menggunakan flip-flop Set-Riset seperti gambar dibawah ini :

Dengan adanya gerbang NOT yang masuk ke R , maka setiap inputan yang diumpankan ke D akan memberikan keadaan yang berbeda pada inputan S dan R .

Halaman 24 no 4:

Rangkaian D Flip flop

Tabel kebenaran Flip-flop D